Alors qu’ARM se met à fabriquer ses propres puces avec TSMC quitte à frustrer ses partenaires, la DAMO Academy d’Alibaba annonce un CPU RISC-V gravé en 5 nm qui dépasse les 70 points au SPECint2006, fait tourner nativement des LLM à plus de 100 milliards de paramètres et envoie un message géopolitique limpide : oui, l’architecture open-source est désormais prête pour le datacenter IA.
On savait l’architecture RISC-V capable de piloter des objets connectés et de l’embarqué. Et on soupçonnait ses contributeurs d’avoir des ambitions plus vastes. Avec son tout nouveau CPU XuanTie C950, présenté cette semaine à la conférence écosystème RISC-V de Shanghai, la DAMO Academy d’Alibaba vient de démontrer que cette architecture ouverte peut désormais prétendre jouer les premiers rôles dans la cour des CPU serveur haut de gamme.
Le verdict tient en un chiffre : plus de 70 points au benchmark SPECint2006 en monocœur, un record absolu pour un processeur RISC-V. Pour situer : c’est le niveau qu’affichait l’Apple M1 à son lancement. Pas mal pour une architecture que beaucoup cantonnaient hier aux microcontrôleurs.
RISC-V est devenue une opportunité majeure pour l’écosystème tech chinois. Ouverte et libre d’usage, elle souffre de beaucoup moins dépendances aux licences et verrous stratégiques associés aux ISA propriétaires comme x86 ou Arm.
Pour Pékin, c’est aussi un levier de souveraineté technologique : interdite d’accès au meilleur des technologies CPU/GPU américaines, la Chine prépare depuis 2025 des orientations nationales pour accélérer l’adoption de RISC-V et réduire sa dépendance aux technologies occidentales.
Par ailleurs, RISC-V colle bien aux priorités industrielles chinoises parce qu’elle permet de personnaliser les jeux d’instructions pour des usages ciblés – IoT, automobile, edge, serveurs et désormais IA agentique – tout en limitant les coûts, ce qui explique l’implication croissante d’acteurs comme Alibaba Cloud.
Un monstre d’architecture
Le C950 embarque un pipeline à 16 étages, un décodage de 8 instructions simultanées, une fenêtre de réordonnancement de plus de 1 000 instructions et une fréquence maximale de 3,2 GHz, le tout gravé en 5 nm. Les performances triplent par rapport au C920 de la génération précédente !
Côté mémoire, le sous-système offre un cache L1 à latence ultra-faible de 4 cycles et un cache L2 privé par cœur. Le processeur supporte l’intégralité du dernier profil RVA23.1 (extensions standard et optionnelles comprises) incluant le calcul confidentiel CoVE. Pour rappel, le profil RVA23.1 est un profil standardisé par RISC-V International qui définit un ensemble précis d’extensions (jeu d’instructions, gestion mémoire, virtualisation, vecteurs, etc.) qu’un cœur RISC-V doit implémenter pour être considéré comme un processeur d’application complet et interopérable.
Sur les charges cloud typiques (MySQL, Redis, Nginx, OpenSSL), les performances réseau et stockage dépasseraient de plus de 30 % celles de « certains produits mainstream » (qu’Alibaba se garde bien de nommer).
L’IA dans les gènes, pas en option
Plutôt que de greffer un NPU externe, la DAMO Academy a développé deux moteurs d’accélération IA natifs « Vector » et « Matrix » partageant le même espace d’adressage que le CPU. Cette unification élimine les copies mémoire et améliore drastiquement l’efficacité, à rebours des approches NPU propriétaires maintenues par un seul fournisseur.
Le moteur Matrix délivre jusqu’à 8 TOPS par cœur, couvre 15 types de données (dont FP8 et FP4) et supporte les 21 opérateurs requis par les grands modèles de langage, pour un taux d’utilisation théorique de 90 %.
Résultat concret : le C950 exécute les modèles Qwen3-235B à 34 tokens/s et DeepSeek V3-671B en version complète à 18 tokens/s. C’est la première fois qu’un CPU RISC-V fait tourner nativement un modèle à plus de 100 milliards de paramètres.
L’écosystème comme arme stratégique
Bien sûr, la valeur réelle d’un CPU tient d’abord par son écosystème. Et celui-ci est encore grandement à construire sur RISC-V notamment du côté de l’IA.
Aussi, la DAMO Academy annonce le lancement simultané de la plateforme Flex, un environnement complet de modélisation et d’outillage permettant aux concepteurs de puces de personnaliser le C950 pour leurs propres scénarios. En 2024, 35 clients ont déjà réalisé 38 modifications au niveau CPU, majoritairement autour de l’accélération IA et du stockage.
« La modularité est l’atout maître du RISC-V à l’ère de l’IA », résume Meng Jianyi, scientifique en chef de la DAMO Academy.
L’« Alliance sans épée » pilotée par la DAMO Academy s’élargit avec l’arrivée de Canonical, China Telecom Cloud et du certificateur SGS Futunn, couvrant du SoC sur mesure au déploiement cloud.
L’éléphant dans la pièce
Le CEO d’Alibaba, Yongming Wu, a reconnu la semaine dernière que les puces chinoises restent en retrait par rapport à celles des fondeurs occidentaux. Il voit dans un « co-design approfondi entre l’infrastructure cloud d’Alibaba et le modèle Qwen » une parade prometteuse pour compenser par l’intégration verticale ce que la Chine ne peut encore rivaliser transistor contre transistor. Tout en pariant qu’un écosystème contribuera rapidement à ramener l’architecture RISC-V au niveau des meilleurs CPU Arm, Intel et AMD.
Pour rappel, le cabinet SHD Group projette 36 milliards de puces RISC-V livrées d’ici 2031, avec une croissance annuelle de 31,7 %.
Avec le trio C925 (efficacité énergétique), C930 (milieu de gamme) et C950 (flagship), Alibaba dispose désormais d’une gamme complète de puces RISC-V, de l’edge au serveur haute performance, une architecture en open-source, sans royalties, et désormais nativement pensée pour l’IA agentique.
Et pour les DSI européens qui réfléchissent à leur souveraineté, voilà une troisième voie qu’il devient difficile de totalement ignorer. On sait que l’Europe a lancé l’initiative DARE l’an dernier, doté d’une enveloppe de 240 millions d’euros (et coordonné par le Barcelona Supercomputing Center) pour développer des chiplets RISC-V destinés au HPC et à l’IA. Les français CEA-List, Cortus, et Thales sont très investis dans cet écosystème et il semblerait que SiPearl suive aussi de près l’évolution de cette architecture.
____________________________
puis